薄膜内应力的“三重门”：它从何而来？

在现代科技的微观世界里，从智能手机的芯片到高效的太阳能电池板，再到精密的光学镜片，薄膜技术无处不在。这些厚度仅为几纳米到几微米的材料层，赋予了器件独特的光、电、磁、热及机械性能。然而一个看不见、摸不着却至关重要的物理量——“内应力"，时刻影响着薄膜的性能、可靠性乃至最终产品的成败。当应力失控时，薄膜会开裂、脱落或起皱，导致器件失效。本文将探讨薄膜内应力的来源、表征方法及其对器件的影响，并介绍相应的工程对策。

薄膜内应力的“三重门"：它从何而来？

在理想状态下，我们希望薄膜能附着在基底上，如同平静的湖面。但现实是，薄膜在制备和服役过程中，几乎不可避免地会产生内应力。这些应力主要来自三个方面：生长应力、热应力和界面应力。

1. 生长应力：源于“成膜"的瞬间

生长应力，又称本征应力，是在薄膜沉积过程中，原子或分子“安家落户"时产生的。它与薄-基材料的热膨胀系数差异无关，而是由薄膜微观结构的非平衡生长过程决定。

物理气相沉积（PVD）中的应力：在溅射或蒸发等 PVD 工艺中，高能粒子轰击生长中的薄膜表面，会产生“原子实入"效应，将表面原子“楔入"到晶格的间隙位置，形成压应力。相反，如果沉积过程中原子迁移率不足，晶粒间会形成大量的微小空隙，这些空隙在后续的薄膜生长中会被“拉扯"在一起，产生张应力。 “Thornton 模型"就很好地描述了溅射压力和温度如何通过影响原子迁移率，进而调控薄膜从张应力区向压应力区转变。

化学气相沉积（CVD）中的应力：CVD 过程涉及复杂的前驱体化学反应和表面过程。例如，在多晶硅薄膜的生长中，晶粒在生长过程中会相互挤压、合并，产生压应力。此外，反应副产物（如氢）在薄膜中的掺入与逸出，也会引起晶格畸变，从而产生应力。

2. 热应力：温度变化的“后遗症"

热应力是薄膜体系中见也最容易理解的一种应力。它源于薄膜与基底材料之间热膨胀系数（CTE）的不匹配。薄膜通常在高温下制备（如退火、CVD 生长），当体系从高温冷却至室温时，如果薄膜的 CTE 大于基底，它会比基底收缩得更多，从而受到基底的拉扯，产生张应力。反之，如果薄膜的 CTE 小于基底，则会受到基底的挤压，产生压应力。

其中，Ef 和νf 分别是薄膜的杨氏模量和泊松比，αf 和αs 分别是薄膜和基底的热膨胀系数，T_deposition 和 T_room 分别是沉积温度和室温。这个公式清晰地表明，CTE 失配（αf-αs）和温度变化范围是决定热应力大小的关键。

3. 界面应力：微观层面的“不兼容"

在薄膜与基底的交界处，由于晶格常数或原子排列方式的不同，会产生界面应力，也称为外延应力。当一种晶体材料在另一种晶体基底上外延生长时，为了保持原子在界面处的对齐，薄膜的晶格会被迫拉伸或压缩，以匹配基底的晶格，从而在薄膜内部积累了巨大的弹性应变能。

随着薄膜厚度的增加，这种应变能会不断累积。当厚度超过一个临界值时，体系会选择通过引入位错等晶格缺陷来释放应力，尽管这会破坏晶体性。理解和控制界面应力对于半导体异质结器件（如 LED、激光器）的性能至关重要。

洞察应力：如何精确测量薄膜的“内心情绪"？

既然应力如此重要，我们该如何精确地测量它？由于无法直接将传感器放入薄膜中，科学家们开发了多种间接测量方法，其中经典和广泛应用的是基于“斯托尼公式"的曲率测量法。

1、核心思想：以“形"观“力"

当有应力的薄膜沉积在平整的基底上时，整个体系会像一个双金属片一样发生弯曲。张应力会使基底朝薄膜一侧凹陷，而压应力则使其凸起。通过精确测量这种微小的弯曲（曲率半径的变化），就可以反推出薄膜的内应力大小。

随着薄膜厚度的增加，这种应变能会不断累积。当厚度超过一个临界值时，体系会选择通过引入位错等晶格缺陷来释放应力，尽管这会破坏晶体性。理解和控制界面应力对于半导体异质结器件（如 LED、激光器）的性能至关重要。

洞察应力：如何精确测量薄膜的“内心情绪"？

既然应力如此重要，我们该如何精确地测量它？由于无法直接将传感器放入薄膜中，科学家们开发了多种间接测量方法，其中经典和广泛应用的是基于“斯托尼公式"的曲率测量法。